产品概述
一块芯片能不能高效地测出缺陷，很大程度上取决于设计阶段有没有为测试做好准备。Tessent 在设计中插入扫描链、压缩结构与内建自测试逻辑，让测试向量的生成自动化，同时把测试时间与成本压下来。
它的另一半价值在量产之后：通过片上监控结构与良率分析，把失效信息反馈回设计与制造，形成闭环。对量产规模大的芯片，良率每提升一个百分点都可能意味着可观的利润差异。
产品定位
硅生命周期管理与 DFT 解决方案
覆盖范围
设计 — 测试 — 量产 — 现场
核心能力
DFT / ATPG / BIST / 良率分析
标准支持
IEEE 1149.1、IEEE 1687
典型应用
芯片可测试性设计、量产良率提升
核心能力
核心能力
扫描与压缩 DFT
自动插入扫描链与测试压缩结构，降低测试成本。
ATPG 测试向量生成
自动生成高覆盖率测试向量。
内建自测试（BIST）
存储器与逻辑的片上自测试结构。
良率分析
失效分析与良率根因定位。
片上监控
在硅片中植入监控结构，反馈现场运行状态。
边界扫描
支持 IEEE 1149.1/1687 标准接口。
为你带来的价值
为你带来的价值
- 测试覆盖率达标的同时控制测试时间
- DFT 自动化程度高，对设计流程侵入小
- 量产良率可分析，问题可定位到根因
- 片上监控支持长期可靠性管理
- 贯穿设计到量产，投资回报周期长
主要模块与组成
主要模块与组成
Tessent Scan and ATPG扫描插入与测试向量生成。
Tessent TestKompress测试压缩与成本优化。
Tessent MemoryBIST存储器内建自测试。
Tessent 良率分析诊断与良率提升。
Tessent 硅生命周期片上监控与分析。
典型应用