Tessent

Làm cho silicon có thể kiểm tra, chẩn đoán và tự nhận biết

Tessent là giải pháp quản lý Vòng đời silicon bao gồm thiết kế để thử nghiệm, tạo mẫu thử nghiệm, phân tích năng suất và thiết kế kéo dài giám sát trên chip thông qua sản xuất khối lượng.

Yêu cầu báo giá Quay lại danh mục

Tổng quan

Chip có thể được kiểm tra lỗi hiệu quả như thế nào phụ thuộc phần lớn vào việc thử nghiệm có được lên kế hoạch trong quá trình thiết kế hay không. Tussent chèn chuỗi quét, Cấu trúc nén và logic tự kiểm tra tích hợp để tạo mẫu được tự động hóa và chứa thời gian và chi phí kiểm tra.

Nửa còn lại của giá trị đến sau đoạn đường nối sản xuất: cấu trúc giám sát trên chip và thông tin thất bại của nguồn cấp dữ liệu phân tích năng suất trở lại thiết kế và sản xuất, đóng vòng lặp. Ở mức sản lượng cao, một điểm hòa vốn duy nhất có thể tạo ra sự khác biệt đáng kể về lợi nhuận.

Định vị

Giải pháp dft và quản lý Vòng đời silicon

Bảo hiểm

Thiết kế-Thử nghiệm-sản xuất-lĩnh vực

Năng lực cốt lõi

Phân Tích dft/atpg/bist/yield

Tiêu chuẩn

IEEE 1149.1, IEEE 1687

Sử dụng thông thường

Thiết kế để thử nghiệm, cải thiện năng suất sản xuất

Khả năng chính

DFT quét và nén

Tự động chèn Xích quét và nén thử nghiệm để giảm chi phí kiểm tra.

Atpg

Tự động tạo ra các mẫu kiểm tra độ che phủ cao.

Tự kiểm tra tích hợp

Cấu trúc tự kiểm tra trên chip cho bộ nhớ và logic.

Phân Tích năng suất

Phân Tích thất bại và mang lại bản địa hóa nguyên nhân gốc.

Giám sát trên chip

Cấu trúc nhúng báo cáo điều kiện hoạt động trường.

Quét ranh giới

Hỗ trợ giao diện IEEE 1149.1 và IEEE 1687.

Những gì nó mang lại

Mục tiêu bao phủ được đáp ứng trong khi Kiểm soát thời gian thử nghiệm
Dft tự động hóa cao với sự xâm nhập tối thiểu vào dòng thiết kế
Phân Tích năng suất sản xuất đến gốc rễ
Giám sát trên chip hỗ trợ Quản lý Độ tin cậy lâu dài
Kéo dài thiết kế để sản xuất khối lượng, lan truyền trở lại trong một cuộc sống lâu dài