PADS Standard Plus

一套完整的PCB设计工具强大的原理图输入和Layout工具，约束管理，更多的PCB功能和分析工具能帮助工程师一次性通过设计，完成项目。
•     转为PCB设计而也需要分析和验证的工程师所配置
•     强大功能,易于使用
•     先进的布局和高速约束

原理图设计

原理图输入集成创意，高品质的产品设计
PADS原理图设计提供了设计制作，定义和复用的完整解决方案。它提供了电路设计与仿真，组件选择，图书馆管理和信号完整性的规划及电路设计所需的一切。
集成的桌面可以让工程部门在一个单一的，可扩展的协作环境中执行每一个关键的设计创建任务。
可自定义的项目导航器动态地反映了如添加滤波电路方块，元件，网络，和属性项目内容。它还支持双向交叉探测与所有的编辑。设计重用和派生设计的支持，从而降低产品的时间推向市场，提高了产品质量，降低产品成本。

可定制项目环境过滤器创建的设计定义

协作多页，约束和仿真。   

          
通过元件的信息管理一体化智能地选择元件

从常用的元件数据库搜索并选择。

基于表格的设计的互连编辑器用于多管脚输出元件如FPGA，连接器和背板

快速制定大型元件互连接无需要使用多页符号的麻烦。
确定大型设备交涉                

元件信息管理

快速元件搜索和选择元件在一个全球性的企业内联网或网站
PADS元信息管理可以访问单个电子表格的所有元件的信息，而不涉及数据的冗余，多个库，或费时工具开销。简易集成，通过行业标准的ODBC（开放式数据库连接）的企业元件和MRP数据库，使分散在各地的设计团队访问中心元件的信息。在PADS元件管理，数据库保持同步，并尽快予以更新，从而避免代价高昂的重新设计和可能因未被发现，直到后期的设计周期的质量问题。
PADS元件管理变得非常简单和有效的维持了最新的，方便使用的元件数据库。定义一个图形符号给予所有类似的元件，然后所述元件的信息从数据库中时将添加到原理图里。通过使用类似元件的单个符号，搜索变得简化，根据需要也可以将符号更新，和它的简单和有效的维持最新的元件数据库。并通过对一个单一元件符号给予所有类似的元件，元件搜索简化，符号可以迅速更新，不需重复的工作。

提供快捷方式的搜索在您的元件数据库中选择元件

专用的查询生成器提供了精确控制的搜索参数，其中包括多个AND或OR条件。

确保最佳的元件选择

下载和显示元件的数据使用电子表格样式的格式，从而方便用户比较特性。

轻松与企业元件和MRP数据库集成

自动显示可用的制造商和相应生产控制状况，使设计人员能够将交货时间，价格和库存问题纳入元件的选择考虑之列。

Layout (布线)

先进的布局布线功能使您能够轻松地设计印刷电路板
让您的设计更快地完成具有强大的物理设计重用，易于使用的生产准备和3D观看。随着原理图和布局之间的完全交叉探测，PADS Standard 或 Standard Plus将帮助您得到您的工作效率，用更少的返工和更好的成品。
布局可以从原理图驱动，全交叉探测实时同步。 PADS包括强大的组群的布局，与元件旋转到十分之一度的程度。
复杂的分割和混合平面功能可帮助您克服设计和布线的挑战。可以使用有手动和交互式布线的平衡您所需要。先进的规则，使设计高速PCB快速，准确。
交互式布线具有高度的灵活性，让您选择如何驱动你的布线器(Router)。您可以启用和禁用的布线功能，如导线和通孔推挤，平滑，焊盘入口和导线长度监测。您也可以跟随布线跟随现行的导线，电路板外框，或者禁入边界创建不规则的和复杂的跟随自如。
设计规则检查（DRC）检视所有约束，确保没有规则被违反，而问题就不必在事后修复。间隙冲突很容易解决被先进的推挤功能，极大地简化了密集的电路板的布线。交互式布线处理高速网络，差分对和匹配长度的组很容易，使您能够满足所有要求的高速约束。

Layout video link

简单，有效的交互式布线

PADS提供严格控制对所有快速，高效的线路的布线挑战。 

物理设计重用和派生节省时间

Physical 物理设计复用（PDR）和装配派生加快完成设计并减少错误。

生产准备

优化产品质量和降低周期时间并具有内置的审计为测试设计（DFT）和设计制造（DFF）的成本。  

               
约束管理

管理层次规则，推动正确按施工图设计    
如果您使用具有高速信号的高比例板，您知道的约束驱动设计的重要性。 PADS有一个功能强大且易于使用的约束管理系统，该系统提供了一个通用的，集成的约束定义环境的创建，审查和验证的PCB设计约束。
 

布局约束简单的定义

轻松输入多层次的设计规则，以确保您的PCB满足电气和制造要求的关键设计规则。约束环境，设计输入和布局确保设计意图之间的双向交叉探测，突出显示和选择是正确，有效地输入并坚持。
约束管理器支持定义的电气和物理约束和验证在一个环境中，省去了单独的数据库，并简化复杂的约束输入过程，同时提高设计精度。
•       一次性输入约束，传播到整个设计流程
•       精确地控制类，网络，组，引脚对，和采用多层次化的规则
•       确保线路满足高速规则的性能要求
•       巢约束在设计流程更有效的路由控制
•       定义高速规则匹配的长度，差分对，最大/最小长度及更多
 

集 成约束输入工具，给予性能和可制造

提供共同约束的编辑，并从设计输入，通过PCB布线交叉探测。       

相关联对话框(Context-sensitive)的约束输入

更新约束很容易从原理图或PCB布局编辑器中。  

分析及验证

功能强大，易于使用PADS分析工具减少设计重制和削减设计成本   
PADS PCB设计分析和验证由HyperLynx技术提供支持，以其精确性和易用性。从设计到制造的分析工具，帮助您实现最佳的效率。
确保您的设计功能，即可进行物理布局与一个集成的，易于使用的SPICE模拟仿真的板级模拟前仿真。定义预先布局分析布线约束和验证您的布线板。快速，高效地查找元器件和PCB的热点，并在制造或组装之前发现制造问题。

模拟仿真

通过分析模拟PCB设计快速，可靠地提高产品质量。

信号完整性

PADS虚拟样机检测并解决潜在的信号衰减问题，如过冲和下冲，振铃和时序问题。探索假设情景，如使用不同的元件的系列，然后确认您的选择布局以显示样机之前潜在的代价高昂的问题。

热分析

只有PADS，您可以找到解决板级上放置，部分布线，或者完全路由PCB设计的散热问题。

可制造性设计（DFM）分析设计

生产问题最小化，实现每个设计较少修订，并节省时间碓保在您预期发布时间表里。

库管理

确保您的设计有一个准确和最新的库。   
一个成功的PCB设计开始，您的库与PADS，数据库保持同步和高达最新为在元件管理时间减少60％。通过确保您的设计师和工程师始终使用最先进的，最新的库避免可制造性和一致性问题。
 

简单的元件管理

在PADS Standard，从单个电子表格访问所有元件的信息，而不涉及数据的冗余，多个库，和耗时的工具开销。通过行业标准的ODBC（开放式数据库连接）的企业元件和ERP数据库易于集成使分散在各地的设计团队访问中心库元件的信息。

访问库数据

在PADS库的设计采用ODBC，行业标准的DBMS的格式。 PADS可以访问的任何数据库格式包括文本，电子表格，微软通道，的Oracle 、SQL Server和其它市售的关系数据库管理系统中的数据。
 

更少的时间浪费在寻找元件

通过参数搜索快速查找正确的元件。

实时核查放在原理图的符号

验证原理图不一致/缺失的元件数据。

可自定义的部分信息化管理，以满足您的需求

添加用户自定义字段，例如，以表明过时元件。

Land Pattern Creator可快速创建IPC标准的封装

复制和动态创建新的，独特元件或给予派生使用。

归档管理

归档，进行版本比较，生成报告和协作
使用PADS Standard的归档管理整个设计过程，以节省时间，提高设计质量，并存储信息。
 

简化数据管理

PADS归档管理减少手动备份创建的开销，提供一个简单的库为基础的存储机制。提高团队生产力与效率的创建，索引和恢复归档
快速，轻松地搜索，使用的压缩文件名和用户定义的描述库中的内容。 PADS自动生成基于在档案信息原理图和布局信息。
 

归档管理和报告

PADS归档管理比修订和板本等等。它提供了强大的审查和报告功能，使您能够搜索和标注设计数据在整个设计流程中加强合作和效率。
 

保护您的设计数据

数据存储在您的电脑或网络上提供安全保护。

直观的图形和数据比较

按照设计变更和意图与交叉探测和图形进行比较。

高效协作，提高了设计审查

使用智能红线添加信息和评论。

PADS Professional

PADS最高阶的套装，适合需要处理一切的工程师
•      处理最复杂的挑战，更好更快
•      使用Xpedition技术提供了无可比拟的性能及超值的价格
•      增加跨越PCB设计和FPGA协同设计效率
•      使用HyperLynx提供信号/电源完整性和热分析和验证设计
•      功能强大且易于使用的功能，包括集成射频，草图布线和真正的3D设计

原理图设计

原理图设计输入和使用的完整解决方案 。
PADS原理图输入环境提供了一个完整的原理图设计解决方案使您的原理简单，快速的输入和定义。集成的桌面，使工程师能够在一个单一的环境中执行每一个关键的设计制作任务。它提供了所需的电路设计与仿真，元件选择，库管理和信号完整性的一切规划。直观的项目和设计导航，完整的层次支持，以及先进的工具的设计规则和属性管理帮助您实现PCB的设计目标。

管理资源和提高生产效率

提高效率和生产力原理促成类似元件管理，全面向前和向后标注布局，以及信号完整性分析有直接的联系。
您可以在原理图设计阶段的早期设置和验证您的设计约束。快速访问库的内容使得搜索，位置和简易验证新的符号。高水平自动化，结合先进的图形和扩展的工具提示，可以很容易和有效地使用PADS，无论您是经常或临时用户。
设计重用和派生设计的支持，从而降低产品的时间推向市场，提高了产品质量，降低产品成本。

集成和可扩展性

直观，高度可扩展的，PADS提供了一个高效的设计环境，缩短设计周期。深入，集成能力于设计输入，元件信息管理，设计派生，分析和验证。
      •       一次性输入和复用，以加快发展
      •       使用层次化设计可复用设计模块，缩减设计时间
      •       轻松连接到元件数据库快速搜索元件
      •       验证及更新设计于原理图和布局之间
      •       交互，向后标注和更多

层次化设计定义环境

输入您的设计在一个地方以及多图页，约束和仿真。

通过元件的信息管理一体化智能地选择元件

从常用的元件数据库搜索并选择。

基于表格的设计的互连编辑器用于多管脚输出元件如FPGA，连接器和背板

快速制定大型元件互连接无需要使用多页符号的麻烦，确定大型设备交涉 。

Layout (布线)

PADS Professional layout工具相结合的易于使用及具有高度自动化功能，为工程师提供了出色的操控环境下创造最复杂的设计。
草图布线器(Sketch Router)的技术结合了强大自动布线能力及卓越的性能的交互式编辑操作， 生产出高品质的成果。
一个完全集成的2D/3D环境让您解决在PCB布局达至电子及机械优化的挑战，以消除成本高昂，后期的重新设计。元件的规划和布局可以在2D或3D完成，结合逼真的3D元件，电路板的结构和外壳。

功能

3D Layout(布线)和MCAD协作
自动布局规划和管理
自动辅助互动草图布线
射频/模拟/数字/嵌入式协同设计
约束驱动的布线和高速网络调整
制造优化

Layout video link

集成2D/3D编辑环境

缩短设计周期，而无需学习新的工具，使用相同的选择，规划和布局功能。

布局规划和管理

快速可视化和实施工程师的设计意图，以产生最佳的元件布局 。

自动辅助交互草图布线技术

草图布线提供了一套高度集成化的自动选路功能，包括草图布线器Sketch Router，实时导线布线。这些工具方便的自动布线体验，其中包括直观的用户控制，高品质和卓越的性能。

Layout video link

正确的按建构设计方法

提高整体效率和质量，减少耗时的规则违反清理，并确保设计是整个设计过程中正确的，这样就可以第一次便得到正确的

满足您最重要的设计挑战

提供所有设计人员需要处理复杂的设计挑战，包括差分对布线，网络优化，制造优化，柔性电路，嵌入式无源和活性，射频电路和微通孔技术的工具。

约束管理

集成约束管理，正确按施工图设计
PADS Professional可以帮助您保持越来越密集，复杂的PCB设计，严格约束的设计规则。手册文档，转换和这些规则解释往往造成更长的产品开发周期和成本的增加。 PADS专业采用Xpedition提供的，完全集成的约束驱动的设计方法，降低了设计成本和时间将产品推向市场的自动化设计规则的沟通和消除不必要的印刷电路板原型和返工。
 

布局约束简单的定义

轻松输入多层次的设计规则，以确保您的PCB满足电气和制造要求的关键设计规则。约束环境，设计输入和布局确保设计意图之间的双向交叉探测，突出显示和选择是正确，有效地输入并坚持。
约束管理器支持定义的电气和物理约束和验证在一个环境中，省去了单独的数据库，并简化复杂的约束输入过程，同时提高设计精度。
       •       一次性输入约束，传播到整个设计流程
       •       精确地控制类，网络，组，引脚对，和采用多层次化的规则
       •       确保线路满足高速规则的性能要求
       •       巢约束在设计流程更有效的路由控制
       •       定义高速规则匹配的长度，差分对，最大/最小长度及更多
 

集成约束输入工具，给予性能和可制造

提供共同约束的编辑，并从设计输入，通过PCB布线交叉探测。 

相关联对话框(Context-sensitive)的约束输入

更新约束很容易从原理图或PCB布局编辑器中。

分析及验证

高性能设计的PCB仿真解决方案
PADS Professional提供了一套完整的分析和验证软件，搭载HyperLynx技术，以满足PCB硬件工程师在电路板设计流程的任何需求。易于使用，装备HyperLynx的PCB工程师能够有效地分析，解决，并验证关键的要求，以避免代价高昂的返工。 实现更大的创新，更快地将产品推向市场，并降低了成本。
 

模拟仿真

全板功能仿真可使用包括SPICE，VHDL，Verilog和其他业界标准语言。
内置的波形显示和分析引擎经由多个光标和交互式事件搜索，建立特别图示和图表，和波形后处理使过渡点之间的测量。仿真和PCB设计在单一平台下有助于消除设计抄写错误，并加速对您的产品到市场的时间。

信号完整性

分析信号完整性问题，其中包括串扰，过冲，下冲，振铃和时序问题于设计前期，以避免代价高昂的返工。紧密集成设计流程 - 从原理图设计到最后的版图验证。
具有快速，方便，准确的信号完整性分析的结果，设计人员能够有效地管理规则的探索，定义和验证，确保工程意图完全实现。精确的传输线模型被支撑，包括线路阻抗，耦合和损耗。终端向导建议最佳的终端策略，因为它扫描不同值的元件，走线的几何形状和长度，和驱动程序设置。

热分析

快速，精确的3D建模和PCB布局布线的热仿真。快速查找元件和PCB热点，有效地利用有效的“假设”分析元件布局，层叠的设计和机械冷却技术。分析所有主要的传热机制，包括对流，传导和辐射。

项目数据管理

建立和管理元件和自动化档案管理
库集成管理可在整个设计过程中建立和管理元件和自动化档案管理，减少手动备份创建的开销。
 

库创建和编辑

在复杂的PCB系统，中央库需要管理各方面，从逻辑到物理元件数据。中央库汇集了符号（逻辑视图），封装（物理几何），焊盘栈(padstack)和逻辑到物理管脚映射（元分数据），在一个中心的管理系统下管理元件。
 

档案创建和管理

PADS  Professional的归案管理是自动创建和恢复设计和项目备份的完整和有效的方法。使用存储库为基础的存储机制，存档浏览器是用来查看和管理库的内容，并包含文件夹，项目和多个存档。快速，轻松地搜索库的内容，以确定原理图和布线图形浏览，批注/标记，比较，并产生更详细的设计审查设计的具体报告。
 

提供了一个可视导航树审查元件关联

提供单一输入点创造逻辑到PCB元件数据的物理映射的所有元素。   

集成符号(symbol)，封装(cell)，焊盘栈(padstack)和元件(part)编辑器

提供内置的一致性检查和验证。

使用归档浏览器来查看和管理保管库的内容

打开图形视图化的原理图和PCB布局，创建报告，运行设计的比较，并启动设计创作工具。

综合红线和标记功能进行设计审查

使用智能红线添加信息和意见在图形视图之间交叉探测，以及所有报告和标记。

生产准备

在生产前确保您的设计是可制造的
PADS Professional集成制造准备的环境可以帮助您优化产品质量，减少周期时间和成本。设计人员可以在板或面板创建文档和生产资料输出。与Layout的紧密集成，确保了Layout过程中所做的更改会反映在制造图纸上。
PADS Professional与Valor NPI紧密的集成，并发切换到Valor进行DFM验证和优化制造，使用ODB ++格式，以确保所有的制造数据被包括和同步，以及设计意图被保持。其他CAM格式和报告，包括Gerber，NC Drill，和取放，也支持。
灵活，详细视图
选择性地显示的PCB板或面板设计的一个特定区域的详细和/或缩放图。

铜平衡

创建铜均衡的PCB设计和面板的设计。

与PADS Layout集成
制造准备可以继续与最终Layout平行编辑。

配置

电源完整性分析

准确的配电网络模型通过PCB设计过程，分析电压降，并确定在布局中过大的电流密度区。
确定会干扰电路板设计逻辑的潜在电源完整性问题，并在一个易于使用，调查，“假设”环境下，验证解决方案 。直观的工具，使您能够快速，准确地分析电源完整性，无需像其他电源通电源完整性分析产品要通过陡峭的学习。

DDRx设计

查找并修复弱点于DDR2/ 3/4和LPDDR2/ 3/4的设计在使用DDRX向导只需点击几下。此工具简化了设置和验证DDR-协议存储系统，包括时间安排。它还支持从消费类移动设备（包括LPDDR4）至DDR4 SDRAM芯片的高端服务器中发现LPDDR为基础的设计所有流行的DDRX设计标准。执行预布局分析以确定最佳的拓扑，或进行后布局分析来验证任何于单或多板系统。

电气DRC

内置强大的DRC规则允许您扫描和电气规则检查，包括潜在的EMI / EMC，信号完整性和电源完整性问题。
一个直观的，易于使用的图形界面，及可产生一个由用户选择可显示在电子表格格式并排序的结果。此外，规则检查可用于快速筛查网使用仿真进一步分析。进行全面的板设计评审采用标准的DRC检查，包括走线穿越分裂，参考平面的变化，屏蔽，过孔检查。

FPGA / PCB协同设计

FPGA / PCB协同设计，集成了I / O优化和合成。
 随着FPGA的对现在接近于的ASIC和SoC的复杂性，系统设计人员必须考虑更先进的FPGA实现流程。先进的合成技术为一体的中立综合性FPGA供应商的设计环境的一部分，使特定架构的优化，充分利用和充分利用每一个FPGA器件的具体架构特性让您满足设计要求。
FPGA I/ O优化提供了大量易于使用的创建功能，全力支持原理图和PCB工程师与FPGA上的电路板集成。此外，并行设计方法提供更高的精确度和速度。正确按建构的FPGA I/ O分配允许在PCB的设计过程中管脚交换和布局的I/ O优化，以显着减少时间对市场的PCB系统和制造成本，在当今快节奏和不断变化的设计环境绝对是关键
      •      通过从一个连续的过程改变成一个并发流程，减少整个产品设计周期
      •      通过减少PCB板信号层降低PCB制造成本
        •      消除PCB返工，使过期FPGA符号使用于PCB上不再复现
      •      利用高速性能优化
      •      消除由于PCB创建和维护FPGA符号（多个）的相关成本
在PCB方面优化FPGA I / O
快速，高效的FPGA / PCB协同设计流程。

方便快捷的PCB符号和原理图的创建
快速转换的FPGA设计到PCB电路图这是Layout准备。

提高I / O精度
减少PCB层数，缩短走线，减少过孔。

先进的合成技术，厂商中立的环境
使每个FPGA器件能在特定的架构进行优化。